PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-245167

(43)Date of publication of

26.10.1987

application:

(51)Int.Cl.

G01R 31/28

(21)Application

61-087492

(71)

ANRITSU CORP

number:

Applicant:

(22)Date of filing: 16.04.1986


(72)Inventor: SAITO SUMIO

(54) PULSE OUTPUT APPARATUS

(57) Abstract:

PURPOSE: To render an output pulse signal and an offset voltage variable over a wide frequency band by using a source grounded logic circuit, such as an FET or the like, as a fundamental circuit for performing a switching operation.

CONSTITUTION: In a source grounded logic circuit 21, an FET 21a having no majority carrier storage effect when saturated is used as a switching element. Offset control means 24, responsive to an offset control signal inputted from outside, determines the drain voltage of the circuit 21 to control an offset voltage. Amplitude control means 26 adds an amplitude control signal inputted from outside and the offset control signals. The means 26, using a resulted addition output signal, defines the source voltage of the circuit 21 and makes its output amplitude variable. Tracking means 23, receiving the addition output signal, always sets the gate bias of the circuit 21 to an optimum value. Thus, the FET can be surely operated in a stable condition while keeping the voltage between a gate and a source constant regardless of an input signal.



⑲ 日本国特許庁(JP)

①特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62-245167

@Int_Cl_1

識別記号

庁内整理番号

❸公開 昭和62年(1987)10月26日

G 01 R 31/28

R - 7807 - 2G

審査請求 未請求 発明の数 1 (全8頁)

公発明の名称 パルス出力装置

②特 願 昭61-87492

❷出 願 昭61(1986)4月16日

砂発 明 者 斉 藤 澄 夫 東京都港区南麻布5丁目10番27号 アンリッ株式会社内

⑪出 願 人 アンリッ株式会社 東京都港区南麻布5丁目10番27号

邳代 理 人 弁理士 鈴江 武彦 外2名

明 相 含

1. 発明の名称

パルス出力装置

2. 特許請求の範囲

飽和時に多数キャリアの蓄積効果の無いスイッチング素子をソース接地形として構成したソース 接地形論理回路と、

外部から入力されるオフセット制御信号に応動して前記ソース接地形論理回路のドレイン選氏を決定してオフセット選圧を制御するオフセット制御手段と、

外部から入力される振幅制御信号と前記オフセット制御信号とを加等し、この加算出力信号を用いて前記ソース接地形論理回路のソース環圧を規定し、該ソース接地形論理回路の出力振幅を可変する振幅制御手段と、

前記加算出力信号を受訊して前記ソース接地形 論理回路のゲートバイアスを常に及過な値に設定 するトラッキング手段と

を具備したことを特徴とするパルス出力装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、パルス出力装置に係わり、特に高周波領域においても出力振幅およびオフセット選圧の変化幅を大きく可変できるパルス出力装置に関する。

(従来の技術)

近年、PCM(バルス符号変調)適個におけるデータ情報量のG(ギガ)ピット化、GaASを用いた論理集積回路、超高速度込み説出し可係なRAM(ランダム・アクセス・メモリ)等の研究開発が進められている。このような超高速に試験の開発が進められている。なりないないは、BHは号を出力する装置が必要となってくる。

この試験用信号は周波数及びデータの種類を様々に変化できることは勿論のこと、被試験物としての半導体素子又はこれ等を相込んだ装置の入力 低幅およびスレッショルド電圧の余裕度を調べる ために、前記試験用信号のパルス振幅およびオフ セット電圧が任意に可変できることが必要不可欠 である。

このように関成されたパルス出力装置において、 出力端子 7 から出力される出力パルス信号の振幅 は、入力端子 8 から入力される振幅制御信号にて

トランジスタ1a、1bの導通時のコレクタ・エミッタ間電圧Vc(FETの場合にはドレイン・ソース間電圧Vc)が低くなる。一般に、トランジスタの高周波領域における利得および位相特性を示すトランジション周波数frは前記コレクタ・エミッタ間電圧Vcが低くなる程小さくなる。その結果、出力パルス信号の振幅を大きくすると、パルス波形の立上り/立下がり時間が長くなり、波形特性が劣化する問題が生じる。

また、オフセット制御回路5は入力増子9から入力されるオフセット制御回路5に対応したオフセット制御の日に対応したので、力ので、当力増子7から出力される出力パルスは見のオフセット電圧は、前記オフセット制御信号を変化させることにより所強のオフセット電圧を得ることができる。

しかしながら、第4回に示す差動論理回路2で 機成されたパルス出力装置においては次のような 関節がある。すなわち、出力パルス信号のオフセット電圧を一定に保ったまま振幅のみを大きく変 える場合、振幅制御信号の電圧を大きくし定電流 回路3によりエミッタ電流値1 E を大きくなると、

低下するので、リンギング現象は発生しなくなる が、立上り/立下がり時間が長くなる問題がある。

このように出力パルス信号の振幅又はオフセット電圧を変化させると、トランジスタ1a, 1bのトランジション周波数 fr が変化するため、立上り時間/立下がり時間およびリンギング現象 等が出力パルス信号のパルス周期に対して問題となるような高度波韻域においては使用できない欠点があった。

さらに、差動論理回路を構成するトランジスタ 1 a. 1 b として G a A s F E T を使用した 場合、 F E T のドレイン・ソース間の定格電圧は 一般のシリコン・トランジスタのコレクタ・エミッタ 間の定格電圧に比例して低くなるために、 出力パルス信号におけるオフセット電圧の可変範囲を広くとれない問題がある。

そこで、以上のような問題を解決するために、 徒来、第5回に示すようなパルス出力装置が提案 されている。すなわち、差額論理回路12のトラ ングスタ116のコレクタは可変減衰器14の入

このようなパルス出力装置において、定電流回路13の出力を調整して差勢論理回路12から出力される出力パルス個別の近幅を最大節に固定する。そして、可変減費型14にてその低幅を減費させた後、減衰された出力パルス個別のうち交流成分をコンデンサ15を介して出力端子16へ進き、高低成分をインダクタンス17aを介してオ

(発明が解決しようとする問題点)

しかしながら、第5図に示すような構成のパル ス出力装置においては、未だ解消しなければなら ない次のような問題がある。すなわち、差動論理 回路12から出力される出力パルスを減衰させる ための可変減衰器14は周波数特性等を考慮して 減衰度を段階的に変化させる構造になっているの で、減費度を避焼的に変化させることが困難であ る。なお、減衰度の変化及階数を多く設定すれば 上記問題は解消されるが、それだけ可度減衰器 14の設備費が上昇する。また、可変減衰器14 から出力されるパルス信号の直流成分を分娩する インダクタンス178とオフセット制御回路18 の出力信号を交流成分に合成するインダクタンス 17bとは低域通過周波数に限度があり、低域周 複数成分を含んだ信号を完全に伝送できないため に、出力増子16の出力パルス健身波形にサグが 発生する思念がある。

また、スイッチング動作を行わせる基本回路と して、差動論理回路12を使用しているが、その

しかも、差動論理回路12から出力されるバルス信号の波形、振幅、オフセット信任は常に一定であるので、可変減衰器14以降の回路の振幅。位相等の伝送特性がほぼ平坦な周波数特性を維持する限り、前述の立上り/立下がり時間等の特性は出力バルス信号の振幅変化及びオフセット電圧変化に影響されることはない。

スイッチング素子の数が多くなり、 高速度スイッチング動作が不向きとなる。また、 差動論 理回路 12は神通倒素子の帰還量が大きくなり、 数少な 浮遊容ಡであっても回路的に不安定な状態となり、 その不安定性が原因となってリンギング現象が発 生する。

本発明は以上のような実情に基づいてなされたもので、 直波から高周波領域までの広い 周波数帯域にわたって出力 パルス 信号の優婦及びオフセット 電圧を、入力 パルス 信号の波形を劣化させずに大幅に可変し得る パルス出力 装置を提供することを目的とする。

(問題点を解決するための手段)

本発明によるパルス出力装置によれば、飽和時に多数キャリアの番植効果の無いスイッチング発子をソース接地形として構成したソース接地形論理回路と、外部から入力されるオフセット制御信号に応動して終記ソース接地形論理回路のドレイン電圧を決定してオフセット電圧を割切するオフセット制御手段と、外部から入力される監幅制御

信号と前記オフセット 初知信号とを加算し、この加算出力信号を用いて前記ソース接地形論理回路のはのソース 報圧を規定し、 該接地形論理回路の出力抵幅を可変する近幅初手段と、 前記加算出力 のソース 電圧を規定し、 該接地形論理回路の出力 低幅を可変する近幅初手段と、 前記加算出力 ほれてアスを常に 最適な値に設定するトラッキング 手段とを備え、上記目的を達成せんとするもので ある。

(作用)

倒にはオフセット制御手段24および出力場子 25が接続され、ソース側には最幅制御手段26 が接続されている。

前記オフセット制御手段24は外部から入力されるオフセット制御信号OFCに応じても説ソース接地形論理回路21のドレイン電圧を決定ものオフセット電圧を可変するものであって、その具体的構成は、外部からオフセット制御信号OFCが入力される端野信号OFCを設けて直波電流を可変する定電流限24bと、不受けて直波電流を可変する定電流限24bと、不過度な帯域でも定電流特性を保持させるためのイクタンス24cとによって構成されている。

前記版 幅切 即手段 2 6 は、 振幅 切 即 億 号 A M C と オフセット 制 即 億 号 O F C と を 加 算 し、 この 如 算 出力 億 号 C を 及 定 し、 該 論 理 回路 2 1 の 出 か パルス 億 号 の 版 幅を 可 変 す る も の で あ っ て 、 具 体 的 に は 外 郡 から 振幅 約 即 信 号 A M C が 入 カ さ れ る 爛 子 2 6 a と、 こ の 億 子 2 4 a か ら の オフセッ

地形論理回路のソース電圧を制御し出力振幅を可要するとともに、前記加脚出力信号に応じてソース接地形論理回路のゲート観圧をシフトすると変化するソース接地形論理回路のゲート電圧をシフトはサート・ソース間電圧を常に一定に保持させて競別でき、かつ、パルス振幅・オフセット電圧が互いに影響させずに独立に設定することができる。

(実施例)

以下、本発明の一実施例について第1図を参照して説明する。同図において21は飽和時に多数キャリアの蓄積効果の無いFET21aを用いたソース接地形倫理回路であって、このFET21aはスイッチング条子としての機能を有し、かつ、ソース側がコンデンサ21bを介して接地されている。このFET21aのゲート側には入力端子22に入力される入力パルス信号Sinがトラッキング手段23を通って入力され、一方、ドレイン

前記トラッキング手段23は、前記電圧加算部 26 b から出力される加算出力信号に応じてソー ス接地形論理回路21のゲートバイアスをシフト し、常に最適なゲートバイアス電圧を維持する様 に動作する機能を持っている。すなわち、トラッ キング手段23は、入力信号がFET21aのゲ ートに直接加わった場合にロジックレベル差を生 じ、かつ、振幅制御信号AMC等によってFET 21aのゲート・ソース間電圧が変化するので、 これらの点に着目してFET21aの動作の安定 化を破役するために設けられたものである。具体 的には、抵抗23aおよび23bに流れる電流と 低抗23aとの様で与えられるレベルシフト電圧 を得るパイアスシフト回路と、前記加算出力信身 の変化に追従させて前記パイアスシフト回路へ流 入すべき電流を制御し、FET21aの最適ゲー

特開昭62-245167 (5)

トパイアスを得る期幅器 2 3 c と、 高周波信号成分をパイアスするパイアス素子 2 3 d とで構成されている。

27は入力負荷抵抗、28は出力負荷抵抗であ る。

次に、以上のように構成された装置の動作を説明する。今、説明の便宜上、例えばオフセット調制に30FCが報Vの場合について達電流なった。ま24bから読出する資法定電流は0mAとなる。この状態において出力端子25から2Vの振幅を有する出力パルス信号を得る場合、振幅制御信号AMCとしては-2Vの電圧を端子26aに供給する。

そうすると、オフセット制御信号電圧が築Vであるので、電圧加算部266からは近幅制御信号AMCと等値な電圧の加算出力信号が取り出され、増幅器26cに供給される。このとき、一方の増幅器26cは増幅率「1」に設定され、よって振幅制

即信号電圧がFET21aのソース電圧としてかの増幅器23はFET21aの投資のではいて、また他方の増幅器23はFET21aの投資をはなって、はなって、はなって、おり出力増子25にはなる。では、FET21aの投資をはなったがはない。では、FET21aの投資であれば、増幅をいって、FET21aの投資であれば、増幅器とくに対して無視できない最であれば、増幅器とくに対してだけのオフセットを加え、その出力が2V+Vrになる様にしておけばよい。

使って、例えば入力類子22に第2図に示すような入力信号Sinが入力された時、増幅器23cを所定の増幅率はに設定しておけば、振幅解関係信号AMCひいては加厚出力信号によって所定の電法がバイアスシフト電圧Vs だけシフトされ、 図示する様なシフト電圧Vs だけシフトされ、 FET21aの燃和オン電圧Vr と電源電圧Vo との中間電圧が最適パイアス電圧として FET21aのゲートに与えられ、よって、出力

備子25から第2図に示すような出力パルス借号 Sout を得ることができる。

次に、抵幅1Vの出力バルス信号を得る場合、 端子26aに-1Vの振幅制即信号AMCを供る する。これによりFET21aのソース電位が -1Vとなり、FET21aのオン・オフ助作に よって1Vの振幅を有する出力パルス信号が得に れる。この時、増幅器23cの出力は振幅制御に 号AMCに応じて変化するので、所定のバイス 電圧だけシフトし、FET21aのゲートに最適 ゲートバイアス電圧が与えられる。

出力パルス信号の最幅が1Vの時、端子24aに1Vのオフセット製御信号OFCを供給すると、この電圧が定電振程24bにより電流変換され、インダクタンス24cを介して出力負荷抵抗28に電流が流れる。このとき、出力負荷抵抗28が例えば500であれば、1Vのオフセット制即信号OFCに対し20mAの割合となる。この電流により出力負荷抵抗28にオフセット開助信号OFCにより

FET21aのソース電位に補正を加える。この 振幅1Vの時には振制物に信号として一1Vが加 わっており、これとオフセット制即信号OFCの 電圧が電圧加煙部26bに入り、こでが加り、電子で力を で下ET21aのソース側電位ととして電子として つて、出力場子25から低低気として電圧で って、より出力が高低が28に全して電圧で 1Vとなり、口にはが41Vとなる11で 電子である場合に 1Vとなり、口にはが41Vの 電子であるないた。 1Vとなり、口にはが41Vの 電子であるないた。 1Vとなり、口にはが41Vの 電子であるないた。 1Vとなったとして電圧を 1Vとなったとして 電子である。 出力がように は、1Vのように は、1Vのよう は、

次に、第3回は本発明装置の他の実施例を示す 図である。この装置はトラッキング手段23とオフセット制御手段24とを改良したものである。 トラッキング手段23は、具体的には抵抗23eとコンデンサ23「とで精分回路を構成して入力信号Sinの直流平均電圧を取得する直流平均電圧取得回路によって 取得回路と、この直流平均電圧取得回路によって 時られた直流平均電圧をFET21aの簡和電圧

特開昭62-245167 (6)

移行時の電圧変化に応じて増減させる電圧増減回 路230と、バイアス電圧原23hと、前記電圧 増減回路出力とバイアス電圧源23トのバイアス 電圧との加算信号に対し、前記増幅器26cの出 力電圧を与えてパイアス電圧のシフトを行う電圧 加算即23iと、高周波帯域成分をバイパスする パイパス回路23jとを有し、前記電圧加貸部 23 i の出力をパイパス回路23 jを介して FET218のゲートに最適なゲートバイアス電 圧として与える個成である。また、オフセット初 脚手段24としては、増幅器24dと抵抗24e とでオフセット印加回路を構成する後にしたもの である。なお、増幅器240として×2の増幅率 とすれば、オフセット電圧の2倍の定電圧が得ら れ、これが抵抗24eと負荷抵抗28により1歳 のオフセットが印加される。

なお、本発明は、上記実施例に限定されずその 要旨を逸説しない範囲で種々変形して実施できる。 (発明の効果)

以上詳記したように本発明によれば、入力信号


2 2 … 入力 関子、 2 3 … トラッキング 手段、 2 3 c … 増 幅器、 2 4 … オフセット 制御手段、 2 5 … 出力 帽子、 2 6 … 振幅 制御 手段、 2 6 b … 電圧 加厚郎、 2 6 c … 増 幅器。

出願人代理人 弁理士 鈴江武彦


4. 図面の簡単な説明

第1回ないし第2回は本発明に拘るバルス出力 装置の一実施例を説明するために示したもので、 第1回は本発明装置の一実施例としての構成回、 第2回は第1回のトラッキング手段を説明する回、 第3回は本発明装置の他の実施例を示す構成回、 第4回および第5回はそれぞれ従来装置を説明する構成回である。


2 1 … ソース接地形論理回路、2 1 a … FET、



3B 2 🖾



第1図



第 3 図

特開昭62-245167 (8)

